

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第3922890号
(P3922890)

(45) 発行日 平成19年5月30日(2007.5.30)

(24) 登録日 平成19年3月2日(2007.3.2)

(51) Int.Cl.

A 6 1 B 1/04 (2006.01)

F I

A 6 1 B 1/04 3 7 2

請求項の数 1 (全 9 頁)

(21) 出願番号	特願2001-102274 (P2001-102274)	(73) 特許権者	000005430
(22) 出願日	平成13年3月30日(2001.3.30)		フジノン株式会社
(65) 公開番号	特開2002-291695 (P2002-291695A)		埼玉県さいたま市北区植竹町1丁目324番地
(43) 公開日	平成14年10月8日(2002.10.8)	(74) 代理人	100098372
審査請求日	平成17年2月18日(2005.2.18)		弁理士 緒方 保人
		(72) 発明者	阿部 一則
			埼玉県大宮市植竹町1丁目324番地 富士写真光機株式会社内
		(72) 発明者	岡田 藤夫
			埼玉県大宮市植竹町1丁目324番地 富士写真光機株式会社内
		審査官	右▲高▼ 孝幸
			最終頁に続く

(54) 【発明の名称】 電子内視鏡装置

(57) 【特許請求の範囲】

【請求項1】

異なる画素数の撮像素子を搭載する電子スコープをプロセッサ装置に接続する電子内視鏡装置において、

N T S C 方式に基づいて上記の異なる画素数の撮像素子を基準画素数で設定されている周波数で駆動すると共に、この周波数に基づいて映像処理する信号処理回路と、

上記基準画素数以外の画素数の撮像素子を有する電子スコープを接続した場合に、不足する画素情報を補い、所定のアスペクト比の映像を形成するための情報量変換回路と、

上記 N T S C 方式のタイミングで上記情報量変換回路から出力された映像信号データを順に記憶するための主メモリと、この主メモリに格納される同一の映像信号データを記憶するための補助メモリと、上記主メモリから他のテレビジョン方式のタイミングにより映像信号データを読み出すと共に、この主メモリにおけるデータ読出し中に次のデータの書込みが追い越す期間のデータについては、補助メモリの書込みを禁止制御することによりこの補助メモリから読み出し、N T S C 方式映像信号を他のテレビジョン方式映像信号へ変換するテレビジョン方式変換回路と、を設けたことを特徴とする電子内視鏡装置。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

本発明は電子内視鏡装置、特に画素数の異なる電子スコープをプロセッサ装置に接続して使用する装置の構成に関する。

10

20

【 0 0 0 2 】

【従来の技術】

電子内視鏡装置では、撮像素子であるＣＣＤ（Charge Coupled Device）等を先端部に備えた電子スコープをプロセッサ装置に接続する構成となっており、上記ＣＣＤで得られた撮像信号に対する所定の映像処理を、電子スコープとプロセッサ装置で施すことにより、モニタ上に被観察体映像が表示される。

【 0 0 0 3 】

そして、最近では高解像度の映像を得るため、画素数の高いＣＣＤを搭載した電子スコープが比較的短いサイクルで次々と製作されており、異なる画素数のＣＣＤを有する電子スコープを同一のプロセッサ装置に接続して使用することが行われている。例えば、図 9（A）～（C）に示されるように、41万画素のＣＣＤ 1、27万画素ＣＣＤ 2、19万画素のＣＣＤ 3等がある。

10

【 0 0 0 4 】

図 9（A）の 41万画素のＣＣＤ 1では、撮像領域として、水平方向に 768 画素、垂直方向に 494 本のラインが設定され、図 9（B）の 27万画素のＣＣＤ 2では、水平方向に 510 画素、垂直方向に 492 本のラインが設定され、図 9（C）の 19万画素のＣＣＤ 3では、水平方向に 362 画素、垂直方向に 492 本のラインが設定される。

【 0 0 0 5 】

【発明が解決しようとする課題】

しかしながら、上記従来の電子内視鏡装置では、異なる画素数のＣＣＤを搭載する電子スコープを同一のプロセッサ装置に接続するために、その画素数に対応して異なる周波数（ＣＣＤ駆動及び信号処理の周波数）を発生させることになり、そのための回路や信号処理が複雑になるという問題があった。

20

【 0 0 0 6 】

即ち、画素情報を読み出すための駆動周波数として、図 9（A）の 41万画素では 14.32MHz、図 9（B）の 27万画素では 9.58MHz、図 9（C）の 19万画素では 6.75MHz が用いられるため、これらの駆動周波数やその他の信号処理周波数を電子スコープのＣＣＤ画素数に対応して形成する必要があり、上記の各周波数を発生させる回路が複雑になると共に、これらの異なる周波数に基づく映像処理が煩雑となる。

【 0 0 0 7 】

30

本発明は上記問題点に鑑みてなされたものであり、その目的は、画素数に応じたＣＣＤ駆動及び信号処理の周波数を用いることなく、異なる画素数の撮像素子を用いた映像処理を容易に行うことができる電子内視鏡装置を提供することにある。

【 0 0 0 8 】

【課題を解決するための手段】

上記目的を達成するために、本発明は、異なる画素数の撮像素子を搭載する電子スコープをプロセッサ装置に接続する電子内視鏡装置において、上記異なる画素数の撮像素子を基準画素数で設定されている周波数で駆動すると共に、この周波数に基づいて映像処理する信号処理回路と、上記基準画素数以外の画素数の撮像素子を有する電子スコープを接続した場合に、不足する画素情報を補うための情報量変換回路とを設け、所定のアスペクト比の映像を形成する。

40

また、上記信号処理回路では、NTSC（National Television System Committee）方式に基づいて撮像素子を駆動するように構成すると共に、上記NTSC方式のタイミングで上記情報量変換回路から出力された映像信号データを順に記憶するための主メモリ（第1及び第2メモリ）と、この主メモリに格納される同一の映像信号データを記憶するための補助メモリ（第3メモリ）と、上記主メモリから他のテレビジョン方式のタイミングにより映像信号データを読み出すと共に、この主メモリにおけるデータ読出し中に次のデータの書込みが追い越す期間のデータについては、上記補助メモリの書込みを禁止制御することによりこの補助メモリから読み出し、NTSC方式映像信号をPAL（Phase Alternation by Line）方式等の他のテレビジョン方式映像信号へ変換するテレビジョン方式変換

50

回路とを設けたことを特徴とする。

【0009】

上記の構成によれば、例えば41万画素（基準画素数）で使用される14.32MHzの駆動周波数が用いられ、27万画素、19万画素等のCCDを有する電子スコープが接続された場合にも、上記駆動周波数でCCDの画素が読み出され、またこの周波数に基づいて形成された水平同期信号、垂直同期信号等によって映像処理が行われる。そして、情報量変換回路では、27万画素の場合は水平方向の画素数の拡大（画素補間）、19万画素或いはその他の場合は水平方向及び垂直方向の画素数の拡大が行われる。このようにして、4対3のアスペクト比の映像がモニタに表示される。

【0010】

また、情報量変換がなされたNTSC方式の信号において、奇数フィールドデータが第1メモリと第3メモリに、偶数フィールドデータが第2メモリと第3メモリに、1垂直走査期間が1/60秒となる速度で交互に書き込まれる。その後、PAL方式の1垂直走査期間が1/50秒となる速度で上記第1メモリから奇数フィールドデータ、第2メモリから偶数フィールドデータが交互に読み出される。一方、第1メモリ又は第2メモリにおけるデータ読出し中に次のデータの書込みが追い越す期間（所定開始点からの位置）が予め求められており、この追い越し時では、その手前で第3メモリの書込みを禁止して該当するデータがこの第3メモリから読み出される。これにより、書込みが読出しを追い越す状態のフィールドデータの使用がなくなり、バーノイズの発生が防止される。

【0011】

【発明の実施の形態】

図1には、実施形態の参考例に係る電子内視鏡装置の構成が示されており、当該装置では、電子内視鏡（電子スコープ）10がプロセッサ装置12に接続される。この電子スコープ10には、その先端部に対物光学系14を介してCCD15が設けられており、このCCD15としては、41万画素、27万画素、19万画素等のものが用いられる。このCCD15の出力信号に対し、相関二重サンプリング（CDS）と自動利得制御（AGC）を施すCDS/AGC回路16等が配置される。また、上記CCD15の画素数を識別するデータ等を格納したROM（EEPROM）17が設けられており、このROM17のデータは電源投入時等にプロセッサ装置12に伝送される。

【0012】

一方、プロセッサ装置12には、上記CDS/AGC回路16の出力信号を入力するA/D変換器19、上記CCD15への駆動信号を発生させると共に、このCCD15の出力信号に対し、色変換処理、ガンマ補正、輪郭強調等の各種の処理をするCCD駆動及び映像信号処理回路20が設けられる。このCCD駆動及び映像信号処理回路20には、発振器を有するタイミングジェネレータ（TG）が設けられており、このタイミングジェネレータにて41万画素のCCD15に対して用いられる14.32MHzの画素駆動周波数が発振されると共に、この発振周波数から形成された15.734kHzの水平同期信号、59.94Hzの垂直同期信号、その他サンプリング周波数等の各種のタイミング信号が得られる。

【0013】

このCCD駆動及び映像信号処理回路20の後段に、基準画素数を41万画素として、この41万画素以外の画素数のCCD15が接続されたときに画素情報量を補う（補間処理をする）情報量変換回路21、上記CCD駆動及び映像信号処理回路20の出力映像信号をそのまま記憶する原画用メモリ22、情報量変換をした後の映像信号を記憶する変換画用メモリ23が設けられる。

【0014】

また、上記情報量変換の制御と共に各回路の統括制御を行うマイコン25及びROM（EEPROM）26が設けられ、上記情報量変換回路21の後段には、D/A変換器27、バッファ28等が接続されており、このバッファ28から出力される映像信号がモニタに供給される。

10

20

30

40

50

【 0 0 1 5 】

参考例は以上の構成からなり、次にその作用を説明する。まず、図 1 の電子内視鏡装置において、プロセッサ装置 1 2 の電源がオンされると、電子スコープ 1 0 (R O M 1 7) との間の通信により、マイコン 2 5 は C C D 1 5 の画素数を判定する。一方、電子スコープ 1 0 の C C D 1 5 には、C C D 駆動及び映像信号処理回路 2 0 で形成された上記の 1 4 . 3 2 M H z の画素駆動周波数と、この周波数に基づいて形成された水平同期信号、垂直同期信号等が供給されることになり、この C C D 1 5 では画素単位で蓄積された電荷が画素データとして上記周波数により読み出される。また、C D S / A G C 回路 1 6 にはサンプリング周波数等が供給され、ここでサンプリングされ増幅された映像信号は、A / D 変換器 1 9 を介して C C D 駆動及び映像信号処理回路 2 0 内の映像信号処理部へ供給されることになり、ここで色変換、ガンマ補正等の映像形成のための処理が施される。

10

【 0 0 1 6 】

そして、この C C D 駆動及び映像信号処理回路 2 0 の出力は、情報量変換回路 2 1 へ供給されるが、上記マイコン 2 5 にて電子スコープ 1 0 の C C D 1 5 が 4 1 万画素であることが判定されている場合は、この変換回路 2 1 での情報量変換は行われない。即ち、映像信号は原画用メモリ 2 2 に一旦記憶された後、D / A 変換器 2 7 及びバッファ 2 8 を介してモニタに出力され、このモニタには 4 1 万画素の C C D 1 5 で撮像された被観察体映像が表示される。

【 0 0 1 7 】

一方、上記マイコン 2 5 にて接続の電子スコープ 1 0 の C C D 1 5 が 2 7 万画素又は 1 9 万画素であると判定されている場合は、上記情報量変換回路 2 1 において情報量の拡大変換が実行される。即ち、上記 C C D 駆動及び映像信号処理回路 2 0 の出力は原画用メモリ 2 2 にフィールド毎に一旦格納され、その後この原画用メモリ 2 2 から読み出された 1 フィールドの画像に対し、水平方向と垂直方向の拡大処理 (画素補間) が施される。

20

【 0 0 1 8 】

図 2 には、水平方向の画素補間が示されており、図 2 (A) の水平ライン L_A のように、画素データが $a, b, c, d, e, f \dots$ であった場合は、図 2 (B) の水平ライン L_B の画像データ $a, b, b, c, d, d, e, f, f \dots$ というように、同一の画素データを所定の割合で補うことにより、例えば約 3 0 % の拡大をすることができる。

【 0 0 1 9 】

また、図 3 には、垂直方向の画素補間 (ライン補間) が示されており、図 3 (A) のフィールド F_A のように、水平ラインデータが 1, 2, 3, 4, 5 ... であった場合は、図 2 (B) のフィールド F_B のライン 1, 2, 2, 3, 4, 4, 5 ... というように、同一のラインデータを所定の割合で補うことにより、例えば約 3 0 % の拡大をすることができる。なお、上記図 2 及び図 3 の方法によらず、従来において用いられている画素補間の各手法により不足する画素データを追加してもよい。

30

【 0 0 2 0 】

そして、プロセッサ装置 1 2 に接続された電子スコープ 1 0 の C C D 1 5 が 2 7 万画素であったとき、上記情報量変換回路 2 1 では水平方向のみの画素情報量の拡大処理が行われる。この状態が図 4 に示されており、水平方向の 5 1 0 画素を上記図 2 の方法で 7 6 8 画素に拡大される。一方、垂直方向は 4 9 2 本で 2 本の差しかないのので、これをそのまま用いることにより、3 (縦) : 4 (横) のアスペクト比の画像をモニタに表示させることができる。

40

【 0 0 2 1 】

また、プロセッサ装置 1 2 に接続された電子スコープ 1 0 の C C D 1 5 が 1 9 万画素或いはその他の画素数であったとき、上記情報量変換回路 2 1 では水平方向及び垂直方向の画素情報量の拡大処理が行われる。この状態が図 5 に示されており、水平方向の 3 6 2 画素を上記の図 2 の方法で 7 6 8 画素に拡大し、かつ 4 9 2 本のラインを上記図 3 の方法で 4 9 4 本にする。これによって、同様に 3 : 4 のアスペクト比の画像をモニタに表示させることができる。

50

【 0 0 2 2 】

図 6 には、実施形態の第 1 例の電子内視鏡装置の構成が示されており、この第 1 例は P A L 方式の映像への変換を行うものである。即ち、電子内視鏡装置における N T S C 方式と P A L 方式との間の信号変換では、垂直走査期間が異なることから、画像メモリからの P A L 用データの読出し中に N T S C 用の次のデータの書込みが追い越すという現象が生じ、モニタ上に水平方向のバーノイズが現れるという問題があり、この問題点を第 1 例は解決したものである。

【 0 0 2 3 】

図 6 は、図 1 の情報量変換回路 2 1、原画用メモリ 2 2 及び変換画用メモリ 2 3 に代えて配置する構成を示したもので、変換回路 3 1 として、上記参考例と同様の構成の情報量変換回路 3 1 a とテレビジョン (T V) 方式変換回路 3 1 b が設けられ、また変換画用メモリ 3 2 として、主メモリである第 1 メモリ 3 2 a 及び第 2 メモリ 3 2 b と補助メモリである第 3 メモリ 3 2 c が配置される。即ち、上記第 1 メモリ 3 2 a に N T S C 方式の奇数フィールドデータ、第 2 メモリ 3 2 b に偶数フィールドデータを記憶し、第 3 メモリ 3 2 c には両方のデータを順に記憶し、上記 T V 方式変換回路 3 1 b はこれらのメモリ 3 2 a ~ 3 2 c から読み出した N T S C 方式の 5 2 5 本の水平ラインデータを、P A L 方式の 6 2 5 本の水平ラインデータに変換する。この変換は、垂直、水平方向の画素間補間等により行われる。

【 0 0 2 4 】

そして、上記マイコン 2 5 では、上述した情報量変換だけでなく、T V 方式変換の制御を行うことになり、R O M (E E P R O M) 2 6 には、上記第 1 メモリ 3 2 a 及び第 2 メモリ 3 2 b でのデータ読出し中に次のデータの書込みが追い越す期間に対応して、第 3 メモリ 3 2 c の書込みを禁止する期間の情報が予め記憶されている。この情報としては、例えば図 8 の開始点 T_D からカウントしたフィールド番号 (所定時間内で設定される番号) 等が該当する。なお、上記 T V 方式変換回路 3 1 b では、切換え制御により N T S C 方式の映像信号をそのまま出力することができる。

【 0 0 2 5 】

第 1 例は以上の構成からなり、プロセッサ装置 1 2 に P A L 用モニタが接続されている場合に、マイコン 2 5 は T V 方式変換回路 3 1 b に対し T V 方式の変換処理の指令を出力する。

【 0 0 2 6 】

図 7 には、この T V 方式変換の際における変換画用メモリ 3 2 内の各メモリ 3 2 a ~ 3 2 c に対する書込み及び読出しの処理が示されており、図 7 (A) に示されるように、奇数フィールドデータ (O データ) は N T S C 方式のタイミング (1 / 6 0 秒の垂直走査期間) で第 1 メモリ 3 2 a と第 3 メモリ 3 2 c に同時に書き込まれ、その後、この O データは通常、第 1 メモリ 3 2 a から P A L 方式のタイミング (1 / 5 0 秒の垂直走査期間) で読み出される。また、図 7 (B) に示されるように、偶数フィールドデータ (E データ) は N T S C 方式のタイミングで第 2 メモリ 3 2 b と第 3 メモリ 3 2 c に同時に書き込まれ、その後、この E データは通常、第 2 メモリ 3 2 b から P A L 方式のタイミングで読み出される。

【 0 0 2 7 】

そして、図 7 (C) に示されるように、例えば第 1 メモリ 3 2 a の奇数フィールドデータ (D5) の読出し中に、新たなデータ D7 の書込みが追い越すときの期間については、第 3 メモリ 3 2 c におけるデータ D6, D7 の書込みを禁止し、データ D5 を読み出す。このことを図 8 により説明する。

【 0 0 2 8 】

図 8 には、N T S C 信号の書込みタイミングと P A L 変換のための読出しタイミングが示されており、N T S C - P A L の変換では、例えば P A L 変換のための 5 番目の読出し期間 r_5 と N T S C 信号の 7 番目の書込み期間 w_7 の位置で、データ D7 の書込みがデータ D5 の読出しを追い越し、また読出し期間 r_{15} と書込み期間 w_{19} の位置で、データ

10

20

30

40

50

D 19の書込みがデータD 17の読出しを追い越すことになる。このときには、第1メモリ32 aのデータではなく第3メモリ32 cに格納されているフィールドデータD 5、D 17が読み出される。

【0029】

即ち、フィールドデータD 5の場合で説明すると、第3メモリ32 cにおいて、奇数フィールドデータD 5が書き込まれた後、期間 w_6 、 w_7 のデータD 6、D 7の書込みが禁止され、このデータD 5が当該メモリ32 cから読み出される。従って、この場合、データがD 4 D 5 D 8 D 9と読み出され、データD 6、D 7がカットされる。即ち、追い越し時点では1フレーム分が飛ぶ形で次のデータが読み出される。上記奇数フィールドデータD 17についても同様にして第3メモリ32 cから読み出されることになり、このような第3メモリ32 cの書込み禁止及び読出し動作は、所定時間毎に図8の開始点 T_0 位置にリセットする形で繰り返し行われる。

10

【0030】

このようにして読み出されたフィールドデータは、TV方式変換回路31 bの補間処理等によりPAL用のフィールド信号[(625/2)本の水平ライン]に変換され、最終的に水平ライン625本からなるフレーム信号としてPAL用モニタに供給される。この結果、水平バーノイズの発生が防止された被観察体映像がPAL用モニタに表示される。

【0031】

また、第1例では、第3メモリ32 cを用いることにより次のような利点もある。即ち、図8から理解されるように、PAL用の期間 r_5 のデータとして、NTSC信号の6番目の期間 w_6 のデータD 6を読み出すことも可能であるが、この場合は、PAL用の期間 $r_4 \sim r_6$ の全てが偶数フィールドデータ(D 4 D 6 D 8)となるため、垂直解像度が低下するという不都合がある。しかし、第1例では、上述のように奇数と偶数のフィールドデータが交互に並ぶために必要なデータ、ここでは奇数フィールドデータを得ることができるので、垂直解像度の低下を招くことがない。

20

【0032】

上記第1例では、情報量変換をした後にTV方式変換を行うようにしたが、逆にTV方式変換の後に情報量変換をすることもできる。また、NTSC方式からPAL方式へ変換する場合について説明したが、NTSC方式から他のTV方式に変換する場合にも同様に適用することが可能となる。

30

【0033】

【発明の効果】

以上説明したように、本発明によれば、異なる画素数の撮像素子を基準画素数で設定されている周波数で駆動すると共に、この周波数に基づいて映像処理する信号処理回路と、上記基準画素数以外の画素数の撮像素子を有する電子スコープを接続する場合に不足する画素情報を補うための情報量変換回路とを設け、所定のアスペクト比の映像を形成するようにしたので、画素数に応じたCCD駆動及び信号処理の周波数を用いることなく、異なる画素数の撮像素子を用いた映像処理を容易に行うことができ、回路の複雑化、処理の煩雑化をなくすことが可能になる。

【0034】

40

また、主メモリにおけるデータ読出し中に次のデータの書込みが追い越す期間のデータについては、補助メモリを利用して読み出すことにより、例えばPAL方式の映像信号へ変換するテレビジョン方式変換回路を、上記情報変換回路と共に設けたので、テレビジョン方式変換時のバーノイズの発生をなくして、良好な映像をPAL用モニタ等へ表示することが可能となる。

【図面の簡単な説明】

【図1】 本発明の実施形態の参考例に係る電子内視鏡装置の回路構成を示すブロック図である。

【図2】 実施形態例の水平方向の画素補間の例を示す説明図である。

【図3】 実施形態例の垂直方向の画素補間(ライン補間)の例を示す説明図である。

50

【図4】 参考例の27万画素のCCDで得られた画像（映像）について行う情報量変換を示す図である。

【図5】 参考例の19万画素のCCDで得られた画像について行う情報量変換を示す図である。

【図6】 実施形態の第1例の回路構成を示すブロック図である。

【図7】 第1例の変換画用メモリ（第1メモリから第3メモリ）に対するテレビジョン方式変換時の書込み及び読出しの処理を示す説明図である。

【図8】 第1例におけるNTSC信号の書込みタイミングとPAL方式変換のための読出しタイミングを示す図である。


【図9】 従来に存在する画素数の異なるCCD [図(A)から(C)]の構成を示す図 10

【符号の説明】


- 10...電子スコープ、 12...プロセッサ装置、
 1~3, 15...CCD、
 20...CCD駆動及び映像信号処理回路、
 21, 31a...情報量変換回路、
 22...原画用メモリ、 23, 32...変換画用メモリ、
 25...マイコン、 31...変換回路、
 31b...テレビジョン(TV)方式変換回路、
 32a...第1メモリ、 32b...第2メモリ、
 32c...第3メモリ。

20


【図1】




【図2】




【図3】




【図4】




【図 5】




【図 6】




【図 7】



【図 8】



【図 9】



フロントページの続き

- (56)参考文献 特開平1 - 107730 (J P , A)
特開平1 - 280439 (J P , A)
特開平1 - 297044 (J P , A)
特開平3 - 280922 (J P , A)
特開平8 - 172609 (J P , A)
特開平10 - 262925 (J P , A)
特開2001 - 70241 (J P , A)

- (58)調査した分野(Int.Cl. , D B 名)

A61B 1/04

专利名称(译)	电子内视镜装置		
公开(公告)号	JP3922890B2	公开(公告)日	2007-05-30
申请号	JP2001102274	申请日	2001-03-30
[标]申请(专利权)人(译)	富士写真光机株式会社		
申请(专利权)人(译)	富士摄影光学有限公司		
当前申请(专利权)人(译)	富士公司		
[标]发明人	阿部一則 岡田藤夫		
发明人	阿部 一則 岡田 藤夫		
IPC分类号	A61B1/04 H04N5/225 H04N5/335 H04N5/341 H04N5/343 H04N5/372 H04N5/46 H04N7/01 H04N7/18 H04N11/20		
CPC分类号	H04N5/335 H04N5/46 H04N7/0105 H04N7/0135 H04N11/20 H04N2005/2255		
FI分类号	A61B1/04.372 A61B1/045.613 A61B1/045.630 A61B1/05 H04N5/225 H04N5/225.C H04N5/225.300 H04N5/225.500 H04N5/232.290 H04N5/335.Z H04N5/335.410 H04N5/335.430 H04N5/335.720 H04N5/341 H04N5/343 H04N5/372 H04N7/18.M		
F-TERM分类号	4C061/CC06 4C061/LL02 4C061/NN01 4C061/SS11 4C061/SS21 4C061/SS30 4C161/CC06 4C161/LL02 4C161/NN01 4C161/SS11 4C161/SS21 4C161/SS30 5C022/AA09 5C022/AC42 5C022/AC69 5C024/AX01 5C024/BX02 5C024/CY07 5C024/CY38 5C024/GY01 5C024/HX14 5C024/HX58 5C024/JX14 5C024/JX35 5C054/AA01 5C054/CC07 5C054/CH01 5C054/EA01 5C054/EA05 5C054/ED14 5C054/EH04 5C054/FF03 5C054/HA12 5C122/DA26 5C122/EA56 5C122/FC01 5C122/FG02 5C122/FG13 5C122/FG15 5C122/FH01 5C122/FH02 5C122/FH07 5C122/HA38 5C122/HA42 5C122/HA50 5C122/HA51 5C122/HA53 5C122/HA61 5C122/HA63 5C122/HA67		
其他公开文献	JP2002291695A		
外部链接	Espacenet		

摘要(译)

要解决的问题：使用具有不同像素数的成像装置来促进视频处理，而不使用用于CCD驱动的频率和对应于像素数量的信号处理。解决方案：在用于连接其上具有不同像素数（例如410,000像素，270,000像素和190,000像素）的CCD 15的电子镜10的装置到处理器系统12中，所有CCD 15都被驱动到处理器系统12中。通过CCD驱动和信号处理电路20将频率设置为410,000像素的CCD，并且在信息量转换电路21中，关于由CCD 15提供的270,000或190,000像素的图像，宽高比4：3的图像是通过像素插值通过水平和垂直扩展形成。此外，通过使用电视系统转换电路将由NTSC系统提供的视频信号转换成PAL系统的视频信号，并且显示用于PAL的令人满意的视频而不产生突发噪声。

【图 4】

